据国外媒体报道，台积电宣布，正式推出6纳米制程技术。

该公司的6纳米制程采用了EUV光刻技术，据称与第一代7纳米制程相比，它可将晶体管密度提高18%，而且设计规则与第一代7纳米制程完全兼容，便于升级迁移和降低成本。

台积电的6纳米制程预计将于2020年第一季度试产，适用于中高端移动芯片、消费应用、人工智能、网络、5G、高性能计算。

在过去几年里，英特尔在新制程方面进展缓慢，而其10纳米制程在大规模生产方面也进展缓慢，主要原因是该公司对技术指标要求高，投产难度大。

另一方面，台积电和三星取得了很大进展。除了技术上的突破，他们采取了更加灵活的策略，降低了新技术的难度，每次稍有改进就会做出一个新的版本。

例如，台积电的16纳米制程是一个重要节点，而12纳米则是在此基础上进行了升级和优化。三星则更加乱了，除了14纳米、10纳米、7纳米、5纳米的升级版，还有一系列过渡版，如11纳米、8纳米、6纳米、4纳米。

近日，台积电宣布，其5纳米EUV制程已开始试制。与7纳米相比，该公司的5纳米EUV制程可将核心面积缩小45%，并且可使性能提高15%。

台积电的7纳米制程有两个版本，第一代采用传统的DUV光刻技术，第二代则首次加入EUV极紫外光刻，且已进入试产阶段，预计下一代苹果A系列芯片、华为麒麟芯片都会用。

周二，三星电子宣布，其5纳米FinFET工艺技术已经开发完成，现在已经准备好向客户提供样品。通过在其基于极紫外（EUV）的工艺产品中添加另一个尖端节点，该公司再次证明了其在先进制造市场的领先地位。此外，三星还在与客户合作开发6纳米芯片。

2018年10月，三星宣布7纳米制程工艺芯片准备就绪，并开始投入生产，这是三星第一个采用EUV光刻技术的产品。该公司提供了业界第一个基于EUV的新产品的商业样品，并在今年年初开始大规模生产7纳米纳米工艺。

与7纳米相比，三星的5纳米FinFET工艺技术将逻辑面积效率提高了25%。由于工艺改进，功耗降低了20%、性能提高了10%，这使得三星能够拥有更具创新性的标准单元架构。

5纳米的另一个关键优点是，可以将7纳米的所有相关知识产权重用到5纳米工艺上。因此，7纳米客户向5纳米过渡将得以大幅降低迁移成本，拥有预先经过验证的设计生态系统，从而缩短其5纳米产品的开发周期。

由于三星铸造公司与其“三星高级铸造生态系统”（Samsung Advanced Foundry Ecosystem，简称SAFE）合作伙伴的密切合作，自2018年第四季度以来，三星的5纳米产品就拥有了强大的设计基础设施，包括工艺设计工具、设计方法（DM）、电子设计自动化（EDA）工具和IP。