异构集成是半导体产业延伸摩尔定律的新显学。随着半导体技术不断发展，制造工艺已经达到7nm，逼近物理极限，依靠缩小线宽的办法已经无法同时满足性能、功耗、面积以及信号传输速度等多方面的要求。越来越多半导体等厂商开始将发展重点放在异构集成技术之上，以应对新的挑战。近日，在意法半导体（ST）举办的2019工业巡展演上，ST亚太区功率分立及模拟器件市场及应用区域副总裁Francesco Muggeri在主题演讲中提到，将异构集成作为工业半导体领域的技术焦点。意法半导体将推动面向工业的高附加值专用系统级封装技术。这显示半导体领域异构集成风潮正在不断延伸，正向着工业半导体等细分领域发展。
异构集成的两种发展路线
半导体产业过去数十年来，以摩尔定律作为降低成本与功耗，并提升处理性能的主要方向。集成电路上可容纳的晶体管数量，每18个月增加一倍。然而，随着工艺愈来愈精密，摩尔定律推进时间面临延长的问题，业界开始尝试通过封装、软件等方式，进行异构整合，借此延伸芯片性价比。半导体制程将于明年推向5纳米量产，也正式引爆了异构芯片集成的发展动能。
异构集成是为了提升整体芯片效能，把不同芯片整合在一起的方法，封测技术发挥了关键作用。英特尔、AMD、台积电等厂商都在积极投入异构集成的发展，如英特尔推进Foveros 3D封装技术，以实现Lakefield芯片大小核间的垂直堆叠；台积电CoWoS 2.5D封装技术，通过采用硅中介层的技术，把芯片封装到硅载片上，并使用硅载片上的高密度走线进行互联。
然而，工业半导体与通信、服务器芯片等3C领域的市场需求又有所不同，对于高性能计算没有那么强烈。但是，工业半导体也有自身的挑战。应用多样化、产品非标准化、产品小众化和定制化以及多为小批量需求是工业半导体市场的主要特点，与通信芯片、存储器芯片动辄几千万颗的情况大不相同。
对于这样的市场，应当如何应对呢？Francesco Muggeri认为，一方面需要发展数字及可复用平台，以满足多元化的产品需求。通过工业制专用芯片满足小众化产品。另一方面，系统级封装则是应对产品非标准化的利器。可以根据用户的要求，将不同芯片的集成方案进行调整，达到更高的功率密度、更智能化，更加灵活。
也就是说，异构集成今后将出现两种发展路线图：一是工艺节点微缩化，如10 nm以下节点；二是满足功能性需求，通常为传统工艺节点。系统级封装，被视为是一种通过增加功能、维持或提高性能、同时降低成本来提高产品价值的有效方法。
Francesco Muggeri认为，系统级封装带来的好处很多。它们能够将许多IC和封装组件以及测试技术整合在一起，以打造成本、尺寸和性能等方面优化的高度集成产品，为系统设计提供了更大的灵活性，更快的上市时间，更低的主板复杂性，更高的性能，更低的系统成本，更小的外形尺寸，以及更高的可靠性，适合工业市场的需求。
意法将深耕工业半导体市场
意法半导体是一家全球半导体公司，2018年净收入96.6亿美元，以业内最广泛的产品组合著称。意法半导体为不同电子应用领域如智能驾驶、工业半导体、通信和物联网等不同领域的客户提供半导体解决方案。
Francesco Muggeri表示，工业将是意法半导体今后的重点发展的市场之一。意法半导体深耕工业市场多年，已经有超过五千多款支持工业应用的产品，包括传感器、功率、微控制器、模拟器件等。在工业半导体市场中，意法半导体已经处于领先位置。比如，在功率分立器件排名第二，模拟器件第三，微器件第四，传感器和制动器领域排名第九。
面对如此丰富的产品线，以及工业市场多元化的半导体需求，异构集成正是十分适合的发展方向。通过将不同的关键技术集成在一个系统，能够为工业应用提供更具有附加值的解决方案。例如将STM32与电机控制集成，将使得工业中电机控制变得更加智能化。
意法半导体早已在工业市场深耕多年，2018年工业市场贡献了意法半导体销量的30%，因此，意法半导体将继续推动工业市场的发展。异构集成将成为工业应用领域又一重要趋势。
面临的挑战依旧
从技术趋势上看，异构集成将使半导体产业逐渐脱离对工艺节点微缩的痴迷，转而寻找在不同技术间的异构整合进行创新。半导体不再是单纯追求纳米级的创新，而是致力于通过封装技术把周边MEMS、镜头、感测器、生物感测器等都整合进来，这样终端市场需求的影响将进一步放大。
当然，这种方式在工业半导体领域同样存在障碍。首先是散热问题。芯片的集成与堆叠会让散热问题变得更加棘手，设计人员需要更加精心地考虑系统的结构，以适应、调整各个热点。更进一步，这将影响到整个系统的架构设计，不仅涉及以物理架构，也有可能会影响到芯片的设计架构。此外，测试也是一个挑战。可以想象在一个封装好的芯片组中，即使每一颗小芯片都能正常工作，也很难保证集成在一起的系统级芯片保持正常。对其进行正确测试需要花费更大功夫，这需要从最初EDA工具，到仿真、制造以及封装各个环节的协同努力。
