Top
首页 > 正文

台积电:摩尔定律演进至1纳米没问题

随着台积电不断推进7纳米、5纳米、3纳米等先进工艺,业界对其的关注度不断提升。在8月26日举办的2020世界半导体大会期间,台积电(南京)有限公司总经理罗镇球介绍了该公司在先进工艺以及3D封装等技术上的规划布局。
发布时间:2020-08-28 09:27 来源:中国电子报 作者:陈炳欣

随着台积电不断推进7纳米、5纳米、3纳米等先进工艺,业界对其的关注度不断提升。在8月26日举办的2020世界半导体大会期间,台积电(南京)有限公司总经理罗镇球介绍了该公司在先进工艺以及3D封装等技术上的规划布局。

罗镇球表示,台积电在7纳米节点上进行了3个细分节点划分,包括7纳米、7纳米的强化版N7+和6纳米。在这个节点上,台积电的芯片产量非常大,到目前为止已经生产了超过10亿颗芯片,应用领域包括CPU、GPU、通信芯片以及AI。

目前,台积电的5纳米已经进入量产阶段。台积电仍然会采用小步快走的研发模式,在功耗上、性能上、面积上持续不断做提升。5纳米节点也将规划3个细分节点,包括5纳米、5纳米的强化版N5+和4纳米。根据罗镇球的介绍,从5纳米生产的情况来看,它的良率推进远远好于三年前的7纳米。4纳米预计在2021年开始正式批量生产。

随着工艺的持续推进,业界有人担心摩尔定律能不能继续往下走。“目前为止,我们看到3纳米、2纳米、1纳米都没有什么太大问题。台积电在3纳米性能上可以再提升10%~15%,功耗可以再降低25%~30%。预计可以看到3纳米的产品在2022年进入大批量生产阶段。”罗镇球说道。

在先进封装方面,罗镇球认为,先进封装是使摩尔定律持续演进的主要助力。台积电将3D封装分成前段3D封装和后段3D封装。前段3D封装采用SoIC技术,包括CoW即Chip on Wafer封装方式和WoW即Wafer on Wafer的封装方式进行;后段3D封装采用InFO封装和CoWoS封装技术,将不同功能的芯片整合到一个系统级的产品当中,这是非常有效而且成本更低的方式。

合作站点
stat
Baidu
map