在近期举办的2021年国际固态电路会议（ISSCC 2021）上，台积电先进制程芯片传来新消息。台积电董事长刘德音在线上专题演说时指出，3纳米制程依计划推进，甚至比预期还超前了一些，3纳米及未来主要制程节点将如期推出并进入生产。台积电3纳米制程预计今年下半年试产，明年下半年进入量产。尽管刘德音在演说时未透露3纳米进度会超前多少，但此消息一出，仍令市场感到振奋。

据悉，台积电3纳米芯片将于2022年下半年开始量产，单月产能5.5万片起，其还计划将5纳米芯片的产量较2020年年底提高70%，达到每月12万片晶圆，这些芯片将用于最新的5G iPhone 12系列和新的Mac核心处理器。

与此同时，台积电在2纳米先进制程研发上也取得了重大突破，已成功找到路径，将切入环绕式栅极（GAA）技术。复旦大学微电子学院副院长周鹏认为，相较于三面围栅的FinFET结构，GAA技术的四面环栅结构可以更好地抑制漏电流的形成以及增大驱动电流，进而有利于实现性能和功耗之间的有效平衡。

“台积电引入GAA技术来实现2nm的先进制程，自然离不开搭载极紫外（EUV）光设备的支持，为此台积电早前也已大批量订购ASML极紫外光刻机设备。此外，刻蚀上的制程精度要求也面临挑战。尤其是在极小线宽下，刻蚀深度和侧壁的比例，显得至关重要，因为不同材料往往表现出不同的刻蚀速率，这都影响着最终半导体工艺线宽。”周鹏表示，“当然工艺制程的推进确实带来了性能和技术的质变，据悉，采用3nm GAA技术的先进工艺与5nm的工艺相比，实现了面积效率提高35%、功耗降低50%、性能提升30%的跨越，想必未来基于2nm先进工艺的芯片性能将实现更大的飞跃。”

然而，随着摩尔定律的不断延伸，技术瓶颈以及高昂的成本也随之而来，如何有效平衡成本与技术的演进，成为台积电等芯片制造企业未来发展的难题。因此，周鹏认为，无论是3nm、2nm，还是未来的1nm，先进工艺制程的推进最大的问题不在于技术研发，而是制造和使用成本的难题。28nm节点下IC设计成本仅为5130万美元，而7nm、5nm节点则分别跃升至2.978亿美元和5.422亿美元，可见工艺制程的推进同样伴随着IC设计成本的大幅增加，这意味着只有少数龙头企业的旗舰或高端产品才会使用最先进的半导体工艺制程，这也导致半导体制造企业带来的投入回报比可能并没有想象中的丰硕。可见，相比先进工艺制程带来的密度、功耗等性能优势，直线上升的制造成本更值得关注，半导体制造企业如何在先进制程和成本支出之间寻找平衡点，才是下一步产业发展的关键。